エンベデッドシステム、半導体開発のソリューションご提供│プリバテック
LSI・FPGA開発
サービス
車載用LSIをはじめ、モバイル、メディカル等幅広いアプリケーションのLSI開発に携わったエンジニアが高品質でスピーディな開発を実現いたします。
LSIの設計、検証フェーズだけでなく、テスト開発、評価、量産立上げまで幅広く対応可能で、一括して対応可能です。
デジタルはもちろんのこと、ますます重要性が増しているアナログも得意としています。
デジタル設計
RTL設計からDFT、レイアウトまでデジタルLSI設計の各設計フェーズに対応。最先端のCMOSプロセスを使用したLSIの開発プロジェクトの経験も豊富です。
■使用EDAツール
RTL/論理設計検証
NC-Verilog / VCS / Visual Elite / ModelSim / SpyGlass /
Design Compiler / RTL Compiler / Conformal / Formality
DFT
DFT compiler / DFTAdvisor / DFT MAX / TestKompress /
TetraMAX / FastScan / ZOIX / TDX
P&R
SoC Encounter EDIS / IC Compiler / NanoRoute
RC抽出、解析
Star-RCXT / QRC
タイミング検証
PrimeTime / TimeCraft / Encounter Timing System
フィジカル検証
VoltageStorm / PrimeTime-PX / Caribre / CeltIC
■使用テスター
・アドバンテスト
・テラダイン
・横河電機
・LTX-Credence
・シバソク
・ミナトエレ
・Etc.
アナログ設計・評価
電源(LDO、DDC)、AD/DA、SerDes等の高速I/Fマクロ開発等、回路設計・レイアウト設計実績のある、経験豊かなアナログエンジニアが在籍しています。
設計だけでなく、サンプルの特性評価にも多数実績があります。LSIテスタを使用した評価だけでなく、オシロスコープ、スペクトラムアナライザ等を使用した実機評価も行っています。サーモストリーマーを保有しており、温度特性評価にも対応しています。
テスト用BOST開発も行っており、Zigbee等のRF系測定用BOST開発の経験があります。
LSIテスタとプローバーを使用した、素子特性評価を行っており、数10fA～数pAの測定実績があります。
■使用EDAツール
回路設計検証
Virtuoso / Spector / Hspice
レイアウト設計
Virtuoso / α‐SX
RC抽出、解析
Star-RCXT / Columbus / QRC
フィジカル検証
Calibre / Assura
評価
LabVIEW
■使用測定器
・オシロスコープ
・スペクトラムアナライザ
・オーディオアナライザ
・カーブトレーサー
・デジボル
・Etc.
FPGA開発
LSI開発コストの増大、FPGAの性能の向上により、FPGAは、プロトタイピングだけでなく、量産でも使用されております。今やFPGAはシステム開発に不可欠なものになっています。主要FPGAの受託開発により、お客様のシステム開発のお手伝いをいたします。
■対応可能FPGA
Xilinx
Virtexシリーズ
Kintexシリーズ
Spartanシリーズ
Zynq-7000 AP SoC
Intel (Altera)
Stratixシリーズ
Cycloneシリーズ
Lattice
-
弊社はXilinx社のザイリンクス･アライアンス･プログラム (XAP) のアライアンス･メンバーです。
■対応可能なインターフェース例
USB、PCIe、DDR3、Aurora、SATA
MIPI、SMIA、Sub LVDS、LVDS
I2C、I3C、SPI
DVI、Camera Link
YUV、RGB
新しい設計サービス
お客様の設計環境を使用する通常の設計サービスの他に、プリバテックでは、高信頼性LSIの実現や、開発コストを抑える取り組みを行っています。
フィールド高信頼化LSI設計サービス(故障予知)
フィールド(実使用環境)で運用中のLSIの故障を検知する仕組みは、すでに実用化されています。さらなる安全化には、LSIが故障する前にその前兆をとらえることが必要です。LSIの劣化を検知することにより故障を予測する手法が提案され、実用化に向けた取り組みがなされています。シスウェーブでは、九州工業大学(他)で研究、提案されているDART技術を実用化する取組みを行っています。
■DART技術 ( DART: Dependable Architecture with Reliability Testing)
実使用環境において、LSI内部のタイミング(周波数)をモニターし、半導体劣化による回路遅延の増加を検出する技術です。システムのパワーオン時などに定期的にLSIの自己テストを行い、劣化による遅延マージンの減少を指摘し、故障を事前検知する仕組みです。実際に故障が起き、システムダウン等が起こる前に予備システムへの切り替等が可能になります。
ツール費用を抑えた低コスト設計サービス
通常の設計サービスでは、お客様保有のEDAツールを使用する場合を除き、設計サービス以外にツールの使用料が発生します。ツールをお持ちでないお客様向けに、低価格EDAツールを使用して開発コストを抑える設計サービスです。シスウェーブではこうした安価なツールを組み合わせたLSI開発フローを構築しています。できるだけ開発費を抑えたいお客様に最適なサービスです。
お客様のニーズに合わせた設計フローをご提案します。
■提供範囲
アナログ回路設計・検証、アナログレイアウト設計・検証、RTL設計、STA、DFT、レイアウト設計・検証
EOL品の再設計・再製造サービス