エンベデッドシステム、半導体開発のソリューションご提供│プリバテック

車載用LSIをはじめ、モバイル、メディカル等幅広いアプリケーションのLSI開発に携わったエンジニアが高品質でスピーディな開発を実現いたします。

LSIの設計、検証フェーズだけでなく、テスト開発、評価、量産立上げまで幅広く対応可能で、一括して対応可能です。

デジタルはもちろんのこと、ますます重要性が増しているアナログも対応可能です。

RTL設計からDFT、レイアウトまでデジタルLSI設計の各設計フェーズに対応。最先端のCMOSプロセスを使用したLSIの開発プロジェクトの経験も豊富です。

■使用EDAツール

電源(LDO、DDC)、AD/DA、SerDes等の高速I/Fマクロ開発等、回路設計・レイアウト設計実績のある、経験豊かなアナログエンジニアが在籍しています。

設計だけでなく、サンプルの特性評価にも多数実績があります。LSIテスタを使用した評価だけでなく、オシロスコープ、スペクトラムアナライザ等を使用した実機評価も行っています。サーモストリーマーを保有しており、温度特性評価にも対応しています。

テスト用BOST開発も行っており、Zigbee等のRF系測定用BOST開発の経験があります。

LSIテスタとプローバーを使用した、素子特性評価を行っており、数10fA～数pAの測定実績があります。

■使用EDAツール

LSI開発コストの増大、FPGAの性能の向上により、FPGAは、プロトタイピングだけでなく、量産でも使用されております。今やFPGAはシステム開発に不可欠なものになっています。主要FPGAの受託開発により、お客様のシステム開発のお手伝いをいたします。

■対応可能FPGA

弊社はAMD (Xilinx) アダプティブ コンピューティング パートナー認定メンバーです。

■対応可能なインターフェース例

　USB、PCIe、DDR3、Aurora、SATA

　MIPI、SMIA、Sub LVDS、LVDS

　I2C、I3C、SPI

　DVI、Camera Link

　YUV、RGB

テスト仕様設計、テストプログラム開発を行っています。 各種LSIテスタに対応したテストプログラム開発が可能です。

国内外の主要テスターをはじめ多くのテスターに精通しています。さまざまなLSIテスタに対応したテストプログラムやテストパタン設計を短納期で開発しています。

また、テストタイムの最適化やパラレル化、マルチサイト測定等、量産時のテストコスト削減を意識したプログラム開発をご提案しています。

プログラム開発だけでなく、プローブカードやテストボード等の治工具作成、量産立ち上げも可能です。

自社保有のクリーンルーム/テスタを使用しての小規模量産テストも可能です。テスト時間短縮や低歩留テストの原因解析・改善も対応いたします。

多様なLSIテスタの機種変更に伴うプログラム/パターンを変換するサービスです。

・テスタ新機種導入

・生産マップの見直し

・海外テストハウスへのアウトソーシング

・変換前後のコリレーション

・量産立ち上げ

・様々なお客様のニーズにお応えします。

・VCD,EVCD/STIL,WGLから各種テスターへのパターン変換

■具体例

上記以外の機種の場合でもお気軽にご相談下さい。

(e)VCD/STIL/WGLから各種テスタへの変換ツール(テストインサイト社製)の販売も⾏なっています。

LSIの特性評価、実機評価、量産選別を受託で対応いたします。

当社保有のクリーンルーム/テスタを使用しての小規模量産テストも可能です。

ウェハテスト、ファイナルテストの両方が可能です。

クリーンルームを保有しており、テストハウス事業も展開しています。

少量多品種に対応した小回りの利くテストハウスです。大規模テストハウスにはないきめ細やかなサービスを提供します。

首都圏からアクセスのよい武蔵小杉(川崎市)に当社のテストセンターがあり、クリーンルーム、プローバ付のLSIテスタを完備しています。

テスタのレンタル(時間貸し)サービスや、テスト、評価作業の受託サービスを提供しています。

小規模の量産(ウェハ、パッケージ)も承ります

⼤規模量産(パートナー利⽤)も可能です。テストプログラム開発から量産テストまでワンストップのサービスを提供しております。

・テスタ、プローバ、サーモストリーマのレンタル(時間貸し)

・各種測定器のレンタル(時間貸し)

・クリーンルームのスペースレンタル

・テスト、評価作業の受託

・量産(ウェハ、パッケージ)

・クリーンルーム運用管理

・テスタトレーニング

・信頼性試験

モジュールの組合せは、DM64×2+AVI×2か、DM64×4となります。

テスタ+ウェハプローバ-T6575+Precio (低温300mm)

その他の設備・装置

関⻄技術センター実験室(新⼤阪)の設備

お客様の要求仕様をInputに、LSIの設計から試作・評価・テスト、量産まで一貫して開発を請け負うターンキーサービスを提供いたします。

・多様なインターフェースレベル

　要求仕様からのフルターンキーからテスト関連のみのテストターンキーまで

・最適なファウンダリ、プロセス選定

　国内外のファウンダリから最適なプロセスを選択

・量産コストを意識したテスト

　DFT、テスト技術者も多数在籍。高品質かつコストを抑えるテスト開発

・ルネサスIPパートナー

　豊富なルネサス社製IPを使用したASIC開発

「パッケージの互換性を確保したい」「不要機能を削除してコストダウンしたい」

「量産価格を抑えたい」「消費電力を抑えたい」

「部品点数を減らし、コストダウン、低消費電力化、高信頼性を実現したい」

「微細プロセスを使用して差別化を図りたい」「オリジナルMCUで実現したい」

LSIの経年劣化(性能低下)に伴う誤動作の懸念が増⼤し、その対策が急務となっています。

システム運⽤中のLSIの故障を検知する仕組みは、すでに実⽤化されています。

しかし、LSIの劣化状況は使⽤環境や使⽤頻度により異なり、出荷前に劣化進度や故障時期を予測することは困難です。

そのため、システム出荷後もLSIの状態をモニタリングし、障害の発⽣を未然に防ぐことが重要です。

プリバテックでは、九州⼯業⼤学(他)で研究、提案されているDART技術を実⽤化する取組みを⾏っているだけでなく、劣化検知で得られるデータから機械学習などを利⽤してLSIの劣化予測モデルを構築するとともに、残存寿命時間を求める技術の研究開発を⾏っています。

■フィールド⾼信頼化設計：DART技術(DART：Dependable Architecture with Reliability Testing)

実使⽤環境において、LSI内部のタイミング(周波数)をモニターし、半導体劣化による回路遅延の増加を検出する技術です。

システムのパワーオン時などに定期的にLSIの⾃⼰テストを⾏い、劣化による遅延マージンの減少を指摘し、故障を事前検知する仕組みです。

実際に故障が起き、システムダウン等が起こる前に予備システムへの切り替等が可能になります。

DART技術の詳細についてはコチラ

プリバテックでは、DARTテスト⽤回路の⽣成、⽣産テスト⽤回路とのマージ等の設計フローの構築、実回路への適⽤等の実証実験を⾏っています。

半導体テスターを⽤いた⻑期信頼性試験(HTOL試験)により実際の劣化加速評価も実施し、国内研究会や国際学会等で発表も⾏っています。

[⽂献1]

⻑期信頼性試験におけるオンチップ遅延測定による劣化観測, 電⼦情報通信学会技術研究報告, 2019-12.

[⽂献2]

On Chip Delay Measurement for Degradation Detection And Its Evaluation under Accelerated Life Test, IEEE International Symposium on On-Line

Testing and Robust System Design (IOLTS), July 2020.

[⽂献3]

On-Chip Delay Measurement for Degradation Detection and Prediction, IEEE International Test Conference 2023, Poster Session, Oct. 2023.